

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **08194664 A**

(43) Date of publication of application: **30.07.96**

(51) Int. Cl.

**G06F 13/42**

**G06F 1/10**

(21) Application number: **07006179**

(22) Date of filing: **19.01.95**

(71) Applicant: **HITACHI LTD**

(72) Inventor: **ISHIBASHI KENICHI  
HAYASHI TAKEHISA  
TANAKA AKIRA  
YAMAGIWA AKIRA**


(54) **DATA TRANSFER DEVICE**

(57) Abstract:

PURPOSE: To provide the data transfer device with which transfer is enabled even when the skew of data or clock to be transferred is large.

CONSTITUTION: A transmitting circuit is provided with a pulse generating circuit 15 for applying pulse signals as data DT(0)-DT(n) and clock CK and a receiving circuit is provided with a variable delay circuit 11 for delaying the received clock, latch circuits Lin(0)-Lin(n) for latching the received data at the timing of a clock 14 delayed by the delay circuit 11, and variable delay control circuit 12 for controlling the delay amount of the variable delay circuit 11 by using the output signals of the latch circuits Lin(0)-Lin(n).

COPYRIGHT: (C)1996,JPO



Best Available Copy

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-194664

(43) 公開日 平成8年(1996)7月30日

(51) Int.Cl.<sup>6</sup>G 0 6 F 13/42  
1/10識別記号 庁内整理番号  
3 5 0 A 9188-5E

F I

技術表示箇所

G 0 6 F 1/04 3 3 0 A

審査請求 未請求 請求項の数 1 O L (全 4 頁)

(21) 出願番号

特願平7-6179

(22) 出願日

平成7年(1995)1月19日

(71) 出願人

000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者

石橋 賢一

東京都国分寺市東恋ヶ窪1丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者

林 剛久

東京都国分寺市東恋ヶ窪1丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者

田中 彰

東京都国分寺市東恋ヶ窪1丁目280番地

株式会社日立製作所中央研究所内

(74) 代理人

弁理士 小川 勝男


最終頁に続く

(54) 【発明の名称】 データ転送装置

(57) 【要約】

【目的】 転送するデータやクロックのスキューが大きい場合でも転送を可能としたデータ転送装置を提供する。

【構成】 データDT(0)~DT(n)、クロックCKとしてパルス信号を与えるパルス発生回路15を送信回路に備え、受信クロックを遅延させる可変遅延回路11と、可変遅延回路11により遅延したクロック14のタイミングで受信データをラッチするラッチ回路Lin(0)~Lin(n)と、ラッチ回路Lin(0)~Lin(n)の出力信号を用いて可変遅延回路11の遅延量を制御する可変遅延制御回路12を受信回路に備える。



## 【特許請求の範囲】

【請求項1】複数のデータと、前記データと所定のタイミングにあるクロックを、伝送線を介して送信装置から受信装置へ転送するデータ転送装置において、前記送信装置に前記データと前記クロックとしてのパルス信号を発生する手段を備え、前記受信装置に前記クロックを遅延させる可変遅延回路と、前記可変遅延回路により遅延したクロックのエッジのタイミングで前記データをラッチするラッチ回路と、前記複数のデータのすべてがラッチ可となる有効データ領域の中心に前記クロックのエッジが設定されるように、前記ラッチ回路の出力信号を用いて前記可変遅延回路の遅延量を制御する可変遅延制御回路とを備えることを特徴とするデータ転送装置。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】本発明はデータ転送装置に係り、特に、複数のデータと、クロックを、送信装置から受信装置へ転送し、受信装置において受信クロックを用いて受信データをラッチするデータ転送装置に関する。

## 【0002】

【従来の技術】ある装置から別の装置にデータを転送する場合、送信装置から受信装置に対してデータとクロックを送り、受信装置においてクロックのタイミングでデータをラッチする方法が考えられる。関連する公知例として、インターナショナル・ソリッド・ステート・サーキット・コンファレンス (International Solid-State Circuits Conference) 94のダイジェスト・オブ・テクニカル・ペーパーズ (Digest of Technical Papers, 1994年2月発行) の296~297ページに示された回路が挙げられる。

## 【0003】

【発明が解決しようとする課題】上記従来例は、受信したクロックの位相をずらし、受信データのほぼ中心にクロックエッジを設定することにより、受信データに対するクロックのジッターマージンを確保する回路である。しかし、複数のデータとクロックを転送する場合、送信装置のドライバや伝送線、受信装置の遅延時間ばらつきがあり、データ、クロックにスキューが発生する。従って、受信データの中心にクロックエッジが設定される保証はなく、スキューが大きい場合にはデータのラッチが不可能になる。

【0004】本発明の目的は、この欠点を解決するため、複数ビットのデータ、クロック間でスキューが大きい場合でもデータ転送を可能とすることにある。

## 【0005】

【課題を解決するための手段】本発明のデータ転送装置は、送信装置に複数の送信データと送信クロックとしてのパルス信号を発生する手段を備え、受信装置に受信クロックを遅延させる可変遅延回路と、可変遅延回路により遅延したクロックのエッジのタイミングで受信したデ

ータをラッチするラッチ回路と、ラッチ回路の出力信号を用いて可変遅延回路の遅延量を制御する可変遅延制御回路を備える。この可変遅延制御回路は、複数の受信データのすべてがラッチ可能となる有効データ領域の中心にクロックのエッジが設定されるように制御する。

## 【0006】

【作用】受信クロックを有効データ領域の中心に設定できるため、転送するデータ、クロック間のスキューが大きい場合でもデータ転送が可能となる。

## 【0007】

【実施例】図1は本発明のデータ転送装置の実施例を示す図である。図1において、(a)は受信装置内の受信回路、(b)は送信装置内の送信回路を示す。

【0008】DT(0)~DT(n)はデータ、CKはクロック等のデータ書き込み制御信号、Lin(0)~Lin(n)はデータDT(0)~DT(n)をラッチするラッチ回路であり、可変遅延回路11によりCKを遅延したクロック14でラッチする。可変遅延制御回路12は、ラッチ回路Lin(0)~Lin(n)の出力結果によりセレクト13のセレクト信号SEL(i) ( $0 \leq i \leq a$ ) を生成する。SEL(i)により可変遅延回路11の遅延時間を制御し、クロックの位相調整を行う。

【0009】可変遅延回路11は、例えば、所定の遅延量を持つ遅延回路DL(1)~DL(a)を図に示すように接続する。可変遅延回路は、データの伝搬時間のばらつきを考慮し、最も遅いデータでもラッチできるように全体の遅延時間を設計する。

【0010】セレクト信号SEL(i)は、(a+1)本の信号であり、このうちの1本をオンすることにより、セレクト13に入力する(a+1)本のタイミングの異なるクロックを選択する。例えば、i=0の場合にはCK、i=1の場合にはDL(1)の出力を選択する。

【0011】15はパルス発生回路であり、ここで発行したパルス信号が信号線16、セレクトSout(0)~Sout(n)、ラッチ回路Lout(0)~Lout(n)を介して受信回路にデータDT(0)~DT(n)として転送される。同様に別のパルス信号が信号線18、セレクトSout(CK)を介して受信回路にクロックCKとして転送される。

【0012】ここで、セレクトSout(0)~Sout(n)、Sout(CK)は、受信クロックの位相調整の間、信号線16、18のパルス信号を選択するようにセレクト信号17を与える。また、信号線19~22は通常動作でのデータ、クロックを入力する。

【0013】図2は、受信回路、送信回路間の接続の説明図である。30、31はデータを入出力する装置であり、ワークステーション等の計算機や、データの中継を行う集線装置等である。32、33は図1の送信回路、受信回路であり、通常一つの装置に両方の回路を備え、データの送受信を行う。T(0)~T(n)、T(CK)はプ

リント基板上の配線やケーブル等の伝送線であり、 $T(0) \sim T(n)$ は図1のデータ $DT(0) \sim DT(n)$ を、 $T(CK)$ はクロック $CK$ を転送する。

【0014】次に図3、図4を用いて動作を説明する。図3、図4は、それぞれ、図1の装置の動作を説明するフローチャート、タイムチャートである。クロックの位相調整はパワーオン直後等、実際にデータを転送する前に行う。

【0015】まず、位相調整開始時に $i$ をリセットし、 $SEL(0)$ をオンする。この状態で $DT(0) \sim DT(n)$ 、 $CK$ を図4の送信データ、送信クロックに示すようなワンショットのパルス信号として送信回路から出力する。受信データは送信装置のドライバ、伝送線、受信装置のレシーバ等の遅延時間のばらつきによるスキュー $tskw\_prop$ がある。従って、データの繰り返し周期 $tcyc$ の内、全データがラッチ可となる有効データ領域は $tw$ である。

【0016】最も遅い受信データよりもクロック14の立ち上がりエッジのタイミングが早い場合 ( $i < j$ ) は、全データラッチ不可となる。全データラッチ可でない場合、 $i$ がインクリメントされ、セクタ13はDL(1)出力を選択し、クロック14を遅延させる。この状態で次のデータ、 $CK$ の入力を待つ。 $i = j$ となるまでこの制御を繰り返し、 $i = j$ で有効データ領域にクロック14の立ち上がりエッジがはいり、全データラッチ可の状態となる。 $j$ の値はレジスタ $b$ に保存する。さらに $i$ をインクリメントすると、クロックエッジは有効データ領域を越え ( $i = k$ )、再び全データラッチ不可の状態となる。全データラッチ可となる限界の $i$ の値は ( $k-1$ ) であり、この値をレジスタ $c$ に保存する。

【0017】テスト時等に通常動作時よりも繰り返し周期 $tcyc$ を大きくすると、データの有効領域 $tw$ が大き

なり、 $i$ が最大値 $a$ となってもラッチ不可の状態とならない可能性がある。この場合には、レジスタ $c$ に $a$ の値を保存する。最後に $i$ を  $(b+c)/2$  とし、調整を終了する。

【0018】以上のようにクロックを遅延させることにより、すべてのデータがラッチ可となる有効領域 $tw$ の中心にクロックエッジを設定できる。ここで、調整中に転送するデータ、 $CK$ はワンショットのパルス信号で説明したが、予め設定したパターンを転送してもよい。この場合、各データビットについて所定のパターンがラッチできるときに全データラッチ可となる。また、データ、 $CK$ は、両方の装置の調整が終了するまで、送信回路から一定時間間隔で与えるか、または、両方の装置が一回の調整終了時に交互に発行すればよい。

【0019】

【発明の効果】本発明により、転送するデータ、クロックのスキューが大きい場合でもデータ転送が可能となる。

【図面の簡単な説明】

【図1】本発明の一実施例を示すブロック図。

【図2】図1の受信回路、送信回路の接続を示すブロック図。


【図3】図1の動作を説明するフローチャート。

【図4】図1の動作を説明するタイムチャート。


【符号の説明】

$DT(0) \sim DT(n)$ …データ、 $CK$ …クロック、 $Lin(0) \sim Lin(n)$ …受信データをラッチするラッチ回路、 $Sout(0) \sim Sout(n)$ …送信データを選択するセクタ回路、 $Lout(0) \sim Lout(n)$ …送信データをラッチするラッチ回路、11…可変遅延回路、12…可変遅延制御回路、14…クロック、15…パルス発生回路。


【図2】



【図4】




【図 1】



【図 3】

図 3



フロントページの続き

(72) 発明者 山際 明

神奈川県海老名市下今泉810番地 株式会  
社日立製作所オフィスシステム事業部内

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ **BLACK BORDERS**
- ☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☒ **FADED TEXT OR DRAWING**
- ☐ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKEWED/SLANTED IMAGES**
- ☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☐ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER:** \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**